


VI Escola do CBPF

Rio de Janeiro, 17 a 28 de julho de 2006




# G4 Eletrônica Digital para Instrumentação

**Prof. Márcio Portes de Albuquerque (mpa@cbpf.br)**
**Prof. Herman P. Lima Jr (hlima@cbpf.br)**

**Centro Brasileiro de Pesquisas Físicas**
**Ministério da Ciência e Tecnologia (MCT)**

VI Escola do CBPF

Rio de Janeiro, 17 a 28 de julho de 2006




**G4 Eletrônica Digital para Instrumentação**


# Contadores e Registradores

Centro Brasileiro de Pesquisas Físicas
Ministério da Ciência e Tecnologia (MCT)


# Contador assíncrono (ondulante) de quatro bits.




# Exemplo: Relógio




# Contador de módulo 6 produzido “RESET” em um contador de módulo 8 quando a contagem seis (110) ocorre.



**(a) Diagrama de transição de estados para o contador do módulo 6 mostrado na figura 7.4 (b) Os LEDs são freqüentemente usados para apresentar os estados de um contador.**





(a)





(b)

# (a) Contador em anel de 4 bits; (b) Formas de onda; (c) Tabela de seqüência; (d) Diagrama de estados.





(a)




(b)


| $Q_3$ | $Q_2$ | $Q_1$ | $Q_0$ | Pulso de CLOCK |
|---|---|---|---|---|
| 1 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 | 2 |
| 0 | 0 | 0 | 1 | 3 |
| 1 | 0 | 0 | 0 | 4 |
| 0 | 1 | 0 | 0 | 5 |
| 0 | 0 | 1 | 0 | 6 |
| 0 | 0 | 0 | 1 | 7 |
| . | . | . | . | . |
| . | . | . | . | . |

(c)





(d)

# (a) Diagrama do circuito do 74ALS174; (b) símbolo lógico.





(a)




(b)

# (a) Diagrama do circuito do 74ALS174; (b) símbolo lógico.




## SN74LS174

## Hex D Flip-Flop

The LSTTL/MSI SN74LS174 is a high speed Hex D Flip-Flop. The device is used primarily as a 6-bit edge-triggered storage register. The information on the D inputs is transferred to storage during the LOW to HIGH clock transition. The device has a Master Reset to simultaneously clear all flip-flops. The LS174 is fabricated with the Schottky barrier diode process for high speed and is completely compatible with all ON Semiconductor TTL families.

- Edge-Triggered D-Type Inputs
- Buffered-Positive Edge-Triggered Clock
- Asynchronous Common Reset
- Input Clamp Diodes Limit High Speed Termination Effects

**GUARANTEED OPERATING RANGES**


| Symbol | Parameter | Min | Typ | Max | Unit |
|---|---|---|---|---|---|
| $V_{CC}$ | Supply Voltage | 4.75 | 5.0 | 5.25 | V |
| $T_A$ | Operating Ambient Temperature Range | 0 | 25 | 70 | °C |
| $I_{OH}$ | Output Current – High | | | −0.4 | mA |
| $I_{OL}$ | Output Current – Low | | | 8.0 | mA |

**ON Semiconductor**
*Formerly a Division of Motorola*
http://onsemi.com


LOW
POWER
SCHOTTKY

16
1
PLASTIC
N SUFFIX
CASE 648

# Entrada Serial / Saída Paralela: (a) Diagrama lógico para o 74ALS164; (b) Símbolo lógico.



# Entrada Serial / Saída Paralela: (a) Diagrama lógico para o 74ALS164; (b) Símbolo lógico.




# Exemplo: Utilização de um “Shift-Register” com Reciclagem

## SN74LS164

### Serial-In Parallel-Out Shift Register

The SN74LS164 is a high speed 8-Bit Serial-In Parallel-Out Shift Register. Serial data is entered through a 2-Input AND gate synchronous with the LOW to HIGH transition of the clock. The device features an asynchronous Master Reset which clears the register setting all outputs LOW independent of the clock. It utilizes the Schottky diode clamped process to achieve high speeds and is fully compatible with all ON Semiconductor TTL products.

- Typical Shift Frequency of 35 MHz
- Asynchronous Master Reset
- Gated Serial Data Input
- Fully Synchronous Data Transfers
- Input Clamp Diodes Limit High Speed Termination Effects
- ESD > 3500 Volts




(a)

| Número de pulsos de entrada | $Q_0$ | $Q_1$ | $Q_2$ | $Q_3$ | $Q_4$ | $Q_5$ | $Q_6$ | $Q_7$ |
|---|---|---|---|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 2 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
| 3 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 |
| 4 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 |
| 5 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 |
| 6 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 |
| 7 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
| 8 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |

Recicla


Estado temporário

(b)



VI Escola do CBPF

Rio de Janeiro, 17 a 28 de julho de 2006




**G4 Eletrônica Digital para Instrumentação**


# Decodificadores e Codificadores

**Centro Brasileiro de Pesquisas Físicas**
**Ministério da Ciência e Tecnologia (MCT)**

# Diagrama geral de um decodificador.



# Decodificador de 3 linhas para 8 linhas (ou de 1 para 8).




| C | B | A | $O_7$ | $O_6$ | $O_5$ | $O_4$ | $O_3$ | $O_2$ | $O_1$ | $O_0$ |
|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |


# (a) Diagrama lógico para o decodificador 74ALS138; (b) Tabela-verdade; (c) Símbolo lógico. (Fairchild/Schlumberger)

## SN74LS138

### 1-of-8 Decoder/ Demultiplexer

The LSTTL/MSI SN74LS138 is a high speed 1-of-8 Decoder/ Demultiplexer. This device is ideally suited for high speed bipolar memory chip select address decoding. The multiple input enables allow parallel expansion to a 1-of-24 decoder using just three LS138 devices or to a 1-of-32 decoder using four LS138s and one inverter. The LS138 is fabricated with the Schottky barrier diode process for high speed and is completely compatible with all ON Semiconductor TTL families.


- Demultiplexing Capability
- Multiple Input Enable for Easy Expansion
- Typical Power Dissipation of 32 mW
- Active Low Mutually Exclusive Outputs
- Input Clamp Diodes Limit High Speed Termination Effects




(a)


| $\bar{E}_1$ | $\bar{E}_2$ | $E_3$ | Saídas |
|---|---|---|---|
| 0 | 0 | 1 | Responde ao código de entrada $A_2A_1A_0$ |
| 1 | X | X | Desabilitadas – todas em nível ALTO |
| X | 1 | X | Desabilitadas – todas em nível ALTO |
| X | X | 0 | Desabilitadas – todas em nível ALTO |


(b)




(c)


# Quatro CIs 74AS138 formando um decodificador 1 de 32.








| $\bar{E}_1$ | $\bar{E}_2$ | $E_3$ | Saídas |
|---|---|---|---|
| 0 | 0 | 1 | Responde ao código de entrada $A_2A_1A_0$ |
| 1 | X | X | Desabilitadas – todas em nível ALTO |
| X | 1 | X | Desabilitadas – todas em nível ALTO |
| X | X | 0 | Desabilitadas – todas em nível ALTO |

# (a) Diagrama lógico para o decodificador BCD para decimal; (b) Símbolo lógico; (c) Tabela-verdade. (Fairchild/ Schlumberger.)




(a)




(b)


Entradas

| D | C | B | A | Saída Ativa |
|---|---|---|---|---|
| L | L | L | L | $\bar{O}_0$ |
| L | L | L | H | $\bar{O}_1$ |
| L | L | H | L | $\bar{O}_2$ |
| L | L | H | H | $\bar{O}_3$ |
| L | H | L | L | $\bar{O}_4$ |
| L | H | L | H | $\bar{O}_5$ |
| L | H | H | L | $\bar{O}_6$ |
| L | H | H | H | $\bar{O}_7$ |
| H | L | L | L | $\bar{O}_8$ |
| H | L | L | H | $\bar{O}_9$ |
| H | L | H | L | Nenhuma |
| H | L | H | H | Nenhuma |
| H | H | L | L | Nenhuma |
| H | H | L | H | Nenhuma |
| H | H | H | L | Nenhuma |
| H | H | H | H | Nenhuma |


H = Nível de tensão ALTO
L = Nível de tensão BAIXO

(c)


# (a) Configuração dos 7 segmentos; (b) Segmentos ativados para cada dígito.



(a) Decodificador/driver BCD para 7 segmentos acionando um display de LEDs de 7 segmentos tipo anodo comum; (b) Padrões de segmentos para todos os códigos de entrada possíveis.





(a)





(b)


Display de cristal líquido; (a) Configuração básica; (b) A aplicação de uma tensão entre o segmento e o backplane ativa o segmento. Uma tensão zero desliga o segmento.




(a) Método para acionamento de um LCD de segmentos;
(b) Acionamento de um display de 7 segmentos.



# Diagrama geral de um codificador.



Circuito lógico para um codificador octal para binário (8 linhas para 3 linhas). Para uma operação adequada, apenas uma entrada deve ser ativada de cada vez.





| Inputs | | | | | | | | Outputs | | |
|---|---|---|---|---|---|---|---|---|---|---|
| $\bar{A}_0$ | $\bar{A}_1$ | $\bar{A}_2$ | $\bar{A}_3$ | $\bar{A}_4$ | $\bar{A}_5$ | $\bar{A}_6$ | $\bar{A}_7$ | $O_2$ | $O_1$ | $O_0$ |
| X | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 |
| X | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 |
| X | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 0 |
| X | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 |
| X | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 0 | 0 |
| X | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | 1 |
| X | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 0 |
| X | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 |



VI Escola do CBPF

Rio de Janeiro, 17 a 28 de julho de 2006




**G4 Eletrônica Digital para Instrumentação**

# Multiplexadores, Demultiplexadores, Comparadores e Barramento


**Centro Brasileiro de Pesquisas Físicas**
**Ministério da Ciência e Tecnologia (MCT)**

# Diagrama funcional de um multiplexador (MUX) digital.




O código na entrada de SELEÇÃO determina a entrada que é transmitida para a saída Z


# Multiplexador de duas entradas.




$$Z = I_0 \cdot \bar{S} + I_1 \cdot S$$


| S | Saída |
|---|---|
| 0 | $Z = I_0$ |
| 1 | $Z = I_1$ |

# Multiplexador de quatro entradas.




| $S_1$ | $S_0$ | Saída |
|---|---|---|
| 0 | 0 | $Z = I_0$ |
| 0 | 1 | $Z = I_1$ |
| 1 | 0 | $Z = I_2$ |
| 1 | 1 | $Z = I_3$ |


# (a) Diagrama lógico para o multiplexador 74ALS151; (b) Tabela-verdade; (c) Símbolo lógico.




(a)


| Inputs | | | | Saída | |
|---|---|---|---|---|---|
| $\bar{E}$ | $S_2$ | $S_1$ | $S_0$ | $\bar{Z}$ | Z |
| H | X | X | X | H | L |
| L | L | L | L | $\bar{I}_0$ | $I_0$ |
| L | L | L | H | $\bar{I}_1$ | $I_1$ |
| L | L | H | L | $\bar{I}_2$ | $I_2$ |
| L | L | H | H | $\bar{I}_3$ | $I_3$ |
| L | H | L | L | $\bar{I}_4$ | $I_4$ |
| L | H | L | H | $\bar{I}_5$ | $I_5$ |
| L | H | H | L | $\bar{I}_6$ | $I_6$ |
| L | H | H | H | $\bar{I}_7$ | $I_7$ |

(b)





(c)

# Exemplo: dois CIs 74HC151 combinados para formar um multiplexador de 16 entradas.




# Demultiplexador genérico.




A entrada de DADOS é transmitida apenas para uma das saídas, conforme determinado pelo código de seleção de entrada


# Demultiplexador de 1 para 8 linhas.





| Código de SELEÇÃO | | | SAÍDAS | | | | | | | |
|---|---|---|---|---|---|---|---|---|---|---|
| $S_2$ | $S_1$ | $S_0$ | $O_7$ | $O_6$ | $O_5$ | $O_4$ | $O_3$ | $O_2$ | $O_1$ | $O_0$ |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | I |
| 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | I | 0 |
| 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | I | 0 | 0 |
| 0 | 1 | 1 | 0 | 0 | 0 | 0 | I | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 0 | 0 | I | 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 | 0 | I | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 0 | 0 | I | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | I | 0 | 0 | 0 | 0 | 0 | 0 | 0 |

Nota: I é a entrada de dados

**(a) O decodificador 74ALS138 pode funcionar como um demultiplexador com $E_1$ usada como entrada de dado.**
**(b) Formas de ondas típicas para o código de seleção $A_2 A_1 A_0 = 000$ mostram que $O_0$ é idêntica a entrada de dados $I$ em $E_1$.**





(a)




Formas de onda para $A_2A_1A_0 = 000$

(b)

## Um “demultiplexador de clock” transmite o sinal de clock para um destino determinado pelas entradas de código de seleção.



# Símbolo lógico e tabela-verdade para um comparador de magnitude de quatro bits 74HC85 (7485, 74LS85).






TABELA-VERDADE


| ENTRADAS DE COMPARAÇÃO | | | | ENTRADAS DE CASCATEAMENTO | | | SAÍDAS | | |
|---|---|---|---|---|---|---|---|---|---|
| $A_3, B_3$ | $A_2, B_2$ | $A_1, B_1$ | $A_0, B_0$ | $I_{A>B}$ | $I_{A<B}$ | $I_{A=B}$ | $O_{A>B}$ | $O_{A<B}$ | $O_{A=B}$ |
| $A_3>B_3$ | X | X | X | X | X | X | H | L | L |
| $A_3<B_3$ | X | X | X | X | X | X | L | H | L |
| $A_3=B_3$ | $A_2>B_2$ | X | X | X | X | X | H | L | L |
| $A_3=B_3$ | $A_2<B_2$ | X | X | X | X | X | L | H | L |
| $A_3=B_3$ | $A_2=B_2$ | $A_1>B_1$ | X | X | X | X | H | L | L |
| $A_3=B_3$ | $A_2=B_2$ | $A_1<B_1$ | X | X | X | X | L | H | L |
| $A_3=B_3$ | $A_2=B_2$ | $A_1=B_1$ | $A_0>B_0$ | X | X | X | H | L | L |
| $A_3=B_3$ | $A_2=B_2$ | $A_1=B_1$ | $A_0<B_0$ | X | X | X | L | H | L |
| $A_3=B_3$ | $A_2=B_2$ | $A_1=B_1$ | $A_0=B_0$ | H | L | L | H | L | L |
| $A_3=B_3$ | $A_2=B_2$ | $A_1=B_1$ | $A_0=B_0$ | L | H | L | L | H | L |
| $A_3=B_3$ | $A_2=B_2$ | $A_1=B_1$ | $A_0=B_0$ | X | X | H | L | L | H |
| $A_3=B_3$ | $A_2=B_2$ | $A_1=B_1$ | $A_0=B_0$ | L | L | L | H | H | L |
| $A_3=B_3$ | $A_2=B_2$ | $A_1=B_1$ | $A_0=B_0$ | H | H | L | L | L | L |

H = Nível de tensão ALTO
L = Nível de tensão BAIXO
X = Irr elevante

# (a) 74HC85 conectado como um comparador de quatro bits; (b) Dois CIs 74HC85 cascateados para formar um comparador de oito bits.





(a)





(b)

# Comparador de magnitude usado em um termostato digital.



**Três dispositivos diferentes podem transmitir oito bits de dados por meio de um barramento de dados de oito linhas, para um microprocessador;**

**apenas um dispositivo de cada vez é habilitado para que a contenção de barramento seja evitada.**



# Tabela-verdade e diagrama lógico para o registrador tristate 74ALS173.


| Entradas | | | | | Saídas dos FFs |
|---|---|---|---|---|---|
| MR | C | $\overline{IE_1}$ | $\overline{IE_2}$ | $D_n$ | Q |
| H | X | X | X | X | L |
| L | L | X | X | X | $Q_0$ |
| L | ∫ | H | X | X | $Q_0$ |
| L | ∫ | X | H | X | $Q_0$ |
| L | ∫ | L | L | L | L |
| L | ∫ | L | L | H | H |

Quando $\overline{OE_1}$ ou $\overline{OE_2}$ estão em nível ALTO, a saída está em OFF (alta impedância); entretanto, isso não afeta o conteúdo ou a operação seqüencial do registrador


H = Nível de tensão ALTO
L = Nível de tensão BAIXO
X = irrelevante

$Q_0$ = saída antes da transição positiva


Diagrama lógico



# Registradores tristate conectados em um barramento de dados.



# Ativação dos sinais durante a transferência do dado "1011" do registrador A para o registrador C.




NOTAS:


= Flutuação (alta impedância)

$t_1$: As saídas do registrador A são habilitadas. Seus dados são colocados nas linhas do barramento de dados.


$t_2$: A transiçãoo positiva do clock transfere os dados válidos do barramento de dados para o registrador C.

$t_3$: As saídas do registrador A são desabilitadas e as linhas do barramento de dados retornam para o estado de alta impedância.

# Forma simplificada de mostrar a ativação de sinais nas linhas do barramento de dados.




**Um driver de barramento octal 74HC541 conecta as saídas de um conversor analógico-digital (ADC) em um barramento digital de oito linhas.**





**A saída *D*0 está conectada diretamente no barramento mostrando os efeitos da capacitância.**


# Representação simplificada das conexões de um barramento.




## Método de reunião das linhas para representação simplificada das conexões no barramento de dados. O “/8” indica um barramento de dados de oito linhas.



# Registrador bidirecional conectado no barramento de dados.




(a)





(b)



VI Escola do CBPF

Rio de Janeiro, 17 a 28 de julho de 2006



# G4 Eletrônica Digital para Instrumentação


**Prof. Márcio Portes de Albuquerque (mpa@cbpf.br)**
**Prof. Herman P. Lima Jr (hlima@cbpf.br)**

**Centro Brasileiro de Pesquisas Físicas**
**Ministério da Ciência e Tecnologia (MCT)**



VI Escola do CBPF

Rio de Janeiro, 17 a 28 de julho de 2006




# Aquisição de Dados

*Fundamentos*

**Centro Brasileiro de Pesquisas Físicas**
**Ministério da Ciência e Tecnologia (MCT)**

# Teorema da Amostragem



- Em 1928, em conjunto com Nyquist, Shannon estabeleceu a relação entre a banda passante de um sinal (analógico) e a mínima freqüência que este poderia ser amostrado (sinal digital)

- Um sinal $s(t)$ que tem uma freqüência máxima $f_{MAX}$ pode ser totalmente recuperado se for amostrado com uma freqüência $f_s > 2\, f_{MAX}$.

- $f_{MAX}$ é chamada de freqüência de Nyquist

***Claude Elwood Shannon***
***O criador da era digital***

## Exemplo

$$s(t) = \underbrace{3 \cdot \cos(50\,\pi\, t)}_{F_1} + \underbrace{10 \cdot \sin(300\,\pi\, t)}_{F_2} - \underbrace{\cos(100\,\pi\, t)}_{F_3}$$

$f_{MAX}$

$F_1$=25 Hz, $F_2$ = 150 Hz, $F_3$ = 50 Hz

Condição de $f_S$?

$f_S > 300$ Hz

# Amostragem no Domínio do Tempo

**Sinal Analógico $x_a(t)$**

**Sinal Digital $x(n)$**

Amostrar este sinal com uma freqüência $f_s$ é equivalente a convoluir, no domínio de freqüência por uma ***pente de dirac*** com espaçamento de $f_s$

**Sinal reconstruído $\hat{x}_a(n)$**

*"Aliasing"*







**FIGURE 6.2** Sampling of an analog bandlimited signal and aliasing of spectral components.

# Espectro Periódico: -0.5 a 0.5





Eixo $f$ Normalizado




# Reconstrução do Sinal

Sem *aliasing*, podemos recuperar o sinal a partir de suas amostras

A reconstrução de $x_a(t)$ é a convolução de várias funções **sinc** pelo sinal *x(n)*






$$F_1(f) = \Pi_{F_s}(f)$$

$$X_a(f) = X(f) \times F_1(f)$$

$$x_a(t) = x(t) \otimes \text{sinc}(\frac{\pi t}{F_s})$$



# Conversão AD e DA




Basic parts of an analog-to-digital (A/D) converter.





FIGURE 1.16 Zero-order-hold digital-to-analog (D/A) conversio

**1. Amostragem:**

- Conversão do sinal no tempo contínuo $x_a(t)$ em sinal no tempo discreto $x(n)$
- Obtido por amostras do sinal no tempo contínuo em instantes de tempo discreto $nT$
- $T$ é o período de amostragem

**2. Quantização:**


- Transformação em valor contínuo em valor digital: $x(n) \rightarrow x_q(n)$
- Conjunto de valores finitos
- Erro de quantização: $e(n) = x(n) - x_q(n)$

**3. Codificação:**

- Representação de $x_q(n)$ em uma sequência binária

# Número de Bits em um CAD


Sinal contínuo digitalizado em **$2^N$ níveis**




Uniform, bipolar transfer function (N=3)


**Passo de Quantização** $q = \frac{V_{FSR}}{2^N}$

Ex: $V_{FSR}$ = 1V , N = 12 ➡ q = 244.1 μV





**Erro de Quantização**


# “Passo de Quantização” (q)





- Exemplo:
  - Escala do Sinal (+- 10Volts)
  - Número de bits: 10 ( Resolução $2^{10}$ = 1024)
  - q = 20 Volts / 1024 = 0,0195 Volts/passo
- Erro devido à Conversão:
  - $q/\sqrt{12}$




# Erro de quantificação




**Sinal continuo**





**Sinal discreto**


$$e = erro$$

$$e = y - x$$

$q$ = ***Passo de Quantização***

# Erro de quantização








$e = erro$


$e = y - x$


$q = \text{passo de quantificação}$

# Erro de quantificação




Sendo x um sinal aleatório
p(x) = densidade de probabilidade de x
(amplitude de x é > q)





Valor médio : 0


Desvio padrão : $q/\sqrt{12}$

$$\sigma^2 = \frac{1}{q}\int_{-q/2}^{+q/2}(x^2 - \bar{x})dx = \frac{x^3}{3q}\Big]_{-q/2}^{+q/2} = \frac{q^2}{12}$$

$$\sigma = \frac{q}{\sqrt{12}}$$

# Influência nos dados – Ruído de quantificação




y(n) = x(n) + erro

Algumas hipóteses:

- distribuído uniformemente no intervalo –q/2 e q/2.
- independente do sinal
- branco – independentes entre si.


Definições da relação Sinal / Ruído (SNR):

$$\frac{S}{N} = \frac{\sigma_{sinal}}{\sigma_{ruído}}$$

*ou*

$$\left(\frac{S}{N}\right)^2 = \frac{(\sigma_{sinal})^2}{(\sigma_{ruído})^2}$$

# Exemplo em um sinal senoidal




$$\left|Max(x)\right| \le (2^{n-1}-1).q$$


$$x = a\sin(2\pi\varpi t)$$

$$a = 2^{n-1}.q$$

$$\sigma_x^2 = \lim_{T\to\infty} \int_{-T}^{+T} a^2 \cos^2 t \cdot dt \Rightarrow \int_{-T}^{+T} a^2 \frac{(1-\cos 2t)}{2} dt \Rightarrow \frac{a^2}{2}$$

$$\sigma_x = \frac{a}{\sqrt{2}}$$

# Exemplo em um sinal senoidal




$$\left|Max(x)\right| \le 2^{n-1}.q$$


$$x = a\sin(2\pi ft)$$

$$a = (2^{n-1}-1).q$$

$$\frac{S}{R} = \frac{a/\sqrt{2}}{q/\sqrt{12}} = \frac{(2^{n-1}-1).q/\sqrt{2}}{q/\sqrt{12}}$$

Obs.: quanto mais bits melhor será a qualidade da representação do sinal digital.


# DAQ (Data Acquisition System)





VI Escola do CBPF

Rio de Janeiro, 17 a 28 de julho de 2006



# G4 Eletrônica Digital para Instrumentação


**Prof. Márcio Portes de Albuquerque (mpa@cbpf.br)**
**Prof. Herman P. Lima Jr (hlima@cbpf.br)**

**Centro Brasileiro de Pesquisas Físicas**
**Ministério da Ciência e Tecnologia (MCT)**



VI Escola do CBPF

Rio de Janeiro, 17 a 28 de julho de 2006



# GPIB

## General Purpose Interface Bus

**Centro Brasileiro de Pesquisas Físicas**
**Ministério da Ciência e Tecnologia (MCT)**

# INTRODUÇÃO

- **Barramento** muito utilizado para aquisição de dados, foi desenvolvido para conectar e controlar instrumentos programáveis, proporcionando uma interface padrão para comunicação entre instrumentos de fabricantes diferentes.

- Devido a sua **versatilidade** a interface tornou-se muito popular no meio industrial.

# HISTÓRICO


- Em 1965, A Hewlett-Packard projetou a **Hewlett-Packard Interface Bus** (HP-IB) para conectar sua linha de instrumentos programáveis a computadores.
- Mais tarde em 1975 foi aceito como **padrão pelo IEEE** (IEEE-488 ).
- Evoluiu para o padrão **ANSI/IEEE 488.1 e 488.2** em 1987. O nome **GPIB(General Purpose Interface Bus**) passa a ser usado para definir este padrão.
- Em 1990 a **SCPI** baseada na IEE488.2 cria um conjunto de instruções único.
- Em 1993 a National Instruments propõe uma versão do barramento IEEE 488.1 para aplicações mais rápidas chamada **HS488**.

# CLASSIFICAÇÃO DOS INSTRUMENTOS

- Os instrumentos que podem ser conectados ao barramento GPIB são **classificados em três** tipos:


  - **Talker:** envia dados para um ou mais Listeners.
  - **Listener**: recebem dados quando instruídos pelo controlador.
  - **Controller**: gerencia o fluxo da informação no barramento através do envio de comandos para todos os instrumentos.


# LINHAS DA INTERFACE




- **O sistema de interface GPIB consiste em 16 linhas de sinal e 8 linhas de aterramento. As 16 linhas de sinal são divididas em 3 grupos:**
  - **8 linhas de dados(DIO1 a DIO8)**
  - **3 linhas de handshake (NRFD, NDAC, DAV)**
  - **5 linhas de gerenciamento da interface (ATN, EOI, IFC, REN, SRQ)**

# CARACTERÍSTICAS ELÉTRICAS E FÍSICAS





- Os instrumentos são normalmente interligados com um cabo blindado de 24 fios com conector (Amphenol).
- Admite configurações linear e estrela.
- Sinais utilizam lógica negativa.
- Taxa de transferência é limitada pelo número de instrumentos e pela distância entre eles.

# DESENVOLVIMENTO DO PADRÃO IEEE488.1

- **IEEE488.1(1975)** – Mecânica, Elétrica e de Hardware
- **IEEE488.2(1987)** – Formato de Dados, Status, Erro, Funcionalidade do Controlador e Comandos Comuns
- **SCPI(1990)** – Comandos Específicos
- **HS488(1993)** – High-Speed Handshake protocol

# IEEE 488.2 e SCPI

- Os padrões SCPI e IEEE 488.2 eliminam as limitações e ambigüidades do padrão IEEE 488 original, definindo formato de dados padrão e comandos comuns de forma que todos os instrumentos possam responder de uma maneira predefinida.



# IEEE 488.2

- Compatibilidade com o padrão 488.1
- Define como controlador e instrumentos se comunicam
- Rotinas de teste do Sistema

# IEEE 488.2 CONTROLLER

**IEEE 488.2 Control Sequences:** especificam mensagens IEEE488.1 que são enviadas pelo controlador e a ordem de mensagens múltiplas

**IEEE 488.2 Protocols:** são rotinas de alto nível combinando seqüências de comando para efetuar testes no sistema.

# IEEE 488.2 INSTRUMENTS

**IEEE 488.2** define precisamente o formato dos comandos que são mandados para o instrumento e o formato e código das respostas.

Todos os instrumentos devem ser capazes de enviar e receber dados, solicitar serviço e responder a mensagem "*device clear*"

# IEEE 488.2 INSTRUMENTS

Todos instrumentos devem fazer certas operações para poder se comunicar usando o barramento e para informar seu status

| Mnemonic | Group | Description |
|---|---|---|
| *IDN? | System Data | Identification query |
| *RST | Internal Operations | Reset |
| *TST? | Internal Operations | Self-test query |
| *OPC | Synchronization | Operation complete |
| *OPC? | Synchronization | Operation complete query |
| *WAI | Synchronization | Wait to complete |
| *CLS | Status and Event | Clear status |
| *ESE | Status and Event | Event status enable |
| *ESE? | Status and Event | Event status enable query |
| *ESR? | Status and Event | Event status register query |
| *SRE | Status and Event | Service request enable |
| *SRE? | Status and Event | Service request enable query |
| *STB? | Status and Event | Read status byte query |

*Table 3. IEEE 488.2 Mandatory Common Commands*


# SCPI

•**The SCPI Instrument Model** é o modelo o qual SCPI se baseou para a criação de novos códigos

• Define alguns comandos específicos comuns na maioria dos instrumentos

•A partir do SCPI ainda é possível adicionar funções como nos padrões anteriores

# The SCPI Instrument Model




Exemplo de um comando SCPI:

:MEASure:VOLTage:AC? 20, 0.001

# HS488
## High-Speed GPIB Handshake Protocol

- **Taxa de Transferência de Dados:**
  - **IEEE 488.1**
    - Velocidade Max. 1Mbytes/s
  - **HS488 (National Instruments)**
    - Pode chegar até 8Mbytes/s (entre 2 instrumentos e 2 metros de cabo)
    - E funcionando na capacidade Max. (15 instrumentos e 15m de cabo) Pode chegar a 1.5Mbytes/s

# HANDSHAKE

**488.1**





*Figure 7. Normal IEEE 488.1 Handshake*

**HS488**






*Figure 8. HS488 Handshake*



VI Escola do CBPF

Rio de Janeiro, 17 a 28 de julho de 2006



# GPIB


## General Purpose Interface Bus

**Centro Brasileiro de Pesquisas Físicas**
**Ministério da Ciência e Tecnologia (MCT)**



VI Escola do CBPF

Rio de Janeiro, 17 a 28 de julho de 2006



# G4 Eletrônica Digital para Instrumentação

**Prof. Márcio Portes de Albuquerque (mpa@cbpf.br)**
**Prof. Herman P. Lima Jr (hlima@cbpf.br)**

**Centro Brasileiro de Pesquisas Físicas**
**Ministério da Ciência e Tecnologia (MCT)**